Wünscht ihr euch 64-Bits? bzw wann?

[abgemeldeter Benutzer]

Original geschrieben von D'Espice
Die Zugriffe auf den Arbeitsspeicher sind extrem häufig, häufiger als man sich vorstellen will.

Das Gegenteil ist der Fall. Der Prozessor greift sehr viel häufiger nur auf den Cache zu, als es das Verhältnis von 1MB - 2MB (L2 oder L3) Cache zu 256MB - 1GB RAM vermuten lässt.
Sehr krass konnte ich das bei menem PowerBook 1400 erfahren, das ich mit einem G3-Prozessorupgrade ausstattete. Die Taktrate wurde dabei von 133MHz auf 216MHz nicht einmal verdoppelt, aber die Größes des L2-Cache von 128kB auf 512KB vervierfacht, sowie die Geschwindigkeit des Cache von 33MHz auf 116MHz um Faktor 3,5 beschleunigt. Bis auf die Backside-L2-Cache-Anbindung unterscheidet sich der G3 nicht vom vorher verwedeten 603ev. Die Geschwindigkeit der PowerBooks hat sich aber durch das Upgrade verfünffacht!
Das heißt, weniger als doppelte Geschwindigkeit durch den höheren Takt, aber dazu noch mal weit mehr als die dopplete Geschwindiglkeit durch größeren und schnelleren L2-Cache.

Mit einer vernünftigen Implementierung eines DDR-Protokolls für den Speicherbus des Prozessor wäre ein großer Schritt getan, das ganze System würde spürbar und deutlich schneller werden und heutige Top-Modelle nur noch in einer Staubwolke stehen lassen. Denn die Anbindung des Arbeitsspeichers wird umso wichtiger, je höher der Multiplikator zwischen internem und externem Takt ist.

Bei einem modernen System greift aber eben nicht nur der Prozessor auf den Arbeitsspeicher zu, sondern auch andere Komponenten mit DMA-Zugriff. Der von Dir genannte Fall trifft nur ein, wenn der Prozessor Daten verarbeiten muss, die deutlich größer, als die Cache-Größe sind und auch gleichzeitig keinerlei DMA-Zugriffe passieren.
Mit deiner vernünftigen Implementierung des DDR-Protokolls zwischen dem Prozessor und dem Menory-Controller würde das Gesamtsystem ein wenig schneller werden. In bestimmten Situationen (Rendering) viel, in anderen aber gar nicht.
Trotzdem wäre eine Implementierung des DDR-Protokolls eine sinnvolle Sache und es ist auch völlig Unverständlich, warum Motorola das noch nicht gemacht hat.



P.S. In Bezug auf Deinen Artikel ist noch zu bemerken, dass die Register in der PowerPC-Architektur komplett anders organisiert sind, als in der x86-Architektur.

 

[abgemeldeter Benutzer]

Original geschrieben von Arminio
muss motorola die 333 mhz implementieren, oder ist das eine Sache der firmware o.ä, sprich kann apple das was dran ändern?

Da hat Apple nichts mit zu tun. Der Prozessor unterstützt kein DDR auf dem Frontsidebus. Der Memorycontroller von Apple theoretisch schon (in Richtung des Speichers macht er das ja auch).

 

[mj]

@Arminio:

Du hast die Hälfte verstanden? Wow, gratuliere. Damit gehörst du schon zu den oberen paar hundert, die min. die Hälfte oder mehr verstanden habem
Zum DDR-Protokoll: Das Problem ist, dass die Daten ja mit Hilfe eines bestimmten Protokolls übertragen werden müssen. So ist das TCP/IP Protokoll für die Datenfernübertragung zuständig, das ATA-Protokoll für die Übertragung von Daten zur- und von der Festplatte und das PPP-Protokoll für den Aufbau eine Wählverbindung. Das Protokoll für den Zugriff auf den Arbeitsspeicher bei den Motorola-CPUs ist derzeit das MPX-Protokoll, welches lediglich eine SDR-Bandbreite auf dem Memorybus hat. DDR arbeitet bei gleicher Taktfrequenz jedoch doppelt so schnell wie SDR, also bei 133 MHz DDR so schnell wie 266 MHz SDR. Dies wird erreicht, indem sowohl bei steigender als auch fallender Taktflanke Signale übertragen werden, wohingegen SDR ausschließlich die steigende Taktflanke verwendet.

@_ut:

Die Tatsache, dass ein Laptop beim Einbau eines G3-Prozessors so extrem viel schneller wurde ist keineswegs auf den L2-Cache zurückzuführen, da bist du einem Irrtum aufgesessen. Der G3 Prozessor ist intern komplett anders organisiert als der 603e Prozessor und hat eine deutlich niedrigere CPI (Clocks per instruction) als der 603e. Der G3 hat eine deutlich stärkere und schnellere ALU und im Gegensatz zum 603e hat er eine extrem schnelle FPU die einen Instructionoutput von 3 µOps/Takt hat. Auch die Sprungvorhersage die der G3 im Gegensatz zum 603e hat macht ihn um ein vielfaches schneller bei verzweigtem Code.
Natürlich trägt auch der viermal so große L2-Cache (der auch noch dazu mehr als dreimal so schnell arbeitet im Vergleich zum 603e und eine extrem niedrige Latenz hat) sowie der größere und deutlich schnellere L1-Cache (2*16KB beim 603e, 4-fach assoziativ, 8 Takte Latenz. 2*32KB beim G3, 8-fach assoziativ, 2 Takte Latenz) zur Geschwindigkeitssteigerung bei, hauptsächlich ist dies jedoch der extrem viel schnelleren CPU zu verdanken, die deutlich mehr Instruktionen auf einmal abarbeiten kann und dies auch noch deutlich effektiver als der 603e erledigt.

 

[Arminio]

@d'espice

protokolle sind doch (zumindest bei ppp und tcp/ip) kleine programme, die dafür da sind, dass sich verschiedene komponenten oder rechner verstehen (so hab ich das bisher jedenfalls verstanden).

wenn das auch für das protokoll gilt, mit dem sich cpu und ram verständigen, dann ist es mir umso rätselhafter, warum motorola nicht schon längst ein ddr-protokoll entwickelt hat. oder ist das so schwer zu programmieren? oder muss dazu auch die hardware entsprechend verändert werden?

auf jeden fall: danke für dieses thread und alle ausführungen. hardware specials sind doch ziemlich spannend, auch wenn ich mich nur langsam durch den chip-dschungel schwinge …

 

[Wuddel]

Nur mal am Rande

Hab hier einen netten Artikel über den PPC970 gefunden. Sind zwar alles böhmische Dörfer für mich aber vielleicht ist es ja für den ein oder anderen interessant.

http://arstechnica.com/cpu/02q2/ppc970/ppc970-1.html

Wuddel

PS: Schön an all die uns mit diesen interessanten Informationen versorgen. Weiter so.

 

[mj]

Arminio:

Nein, Protokolle sind keine Mini-Programme die sich um die Kommunikation sehen. Protokolle sind vergleichbar mit Sprachen: Wenn zwei Komponenten die gleiche Sprache sprechen, dann können sie miteinander kommunizieren. Genauso wie wenn du und ich Deutsch sprechen, dann können wir miteinander kommunizieren. Wenn ich aber jetzt nur Französische sprechen würde, könnten wir das nicht.

Zur sprachlichen Kommunikation gehören zwei Bestandteile des Protokolls: Reden und Hören. Stell dir vor, ich könnte mit einem Wort zwei Informationen auf einmal übertragen, könnte also doppelt soviel sagen wie ich Wörter benutze. Wenn deine Ohren dies jedoch nicht rausfiltern - also Verstehen - können, dann ist das ganze sinnlos und du hörst nur die Hälfte. Genauso ist das bei DDR/SDR Protokollen.

 

[abgemeldeter Benutzer]

O.K. anderes Beispiel. Wenn man mit dem Kontrollfeld CPU aus den CHUD-Utilities den L2- und/oder den L3-Cache abschaltet, dann verricngert sich die Systemperformance deutlich. Meine Cube ist mit den 1MB L2-Cache ca. 20-25% schneller, als ohne. Dabei hat der Cube gerade mal ein Verhältnis von 4,5:1 zwischen Prozessortakt und Speichertakt. Bei ungünstigeren Verhältnissen dürfte der Unterschied noch größer sein. Die aktuellen PowerMacs haben einen Teiler von 7,5:1 bzw. 8,5:1. Bei meinem iBook 500 sind es mit gerade mal 256 kB L2-Cache in Prozessortakt und einem Teiler von 7,5:1 schon 25-30%.

@ Arminio
Du meist bestimmt Treiber.

 

[Arminio]

@. ut

du schreibst, man könne den cache abschalten über das Kontrollfeld CPU aus den CHUD-Utilities. ein kontrollfeld cpu hab ich bei meinem 9.2.2. nicht. aber da der cache-speicher bei meinem G3/Lombard defekt ist, würde ich ihn gerne abschalten. er bringt nur instabilität. wie komme ich also an die CHUD-Utilities bei 9.2.2.?

danke arminio

 

[abgemeldeter Benutzer]

Original geschrieben von Arminio
wie komme ich also an die CHUD-Utilities bei 9.2.2.?

Die CHUD-Utilities sind ein Extra der DeveloperTools von Mac OS X.
Unter Mac OS 9 kannst Du aber die Software von Powerlogix benutzen, um die Cache-Geschwindigkeit einzustellen oder den Cache ganz auszuschalten. http://www.powerlogix.com/downloads/cacheprofiler15.html

P.S. ich kenne noch jemanden, bei dem der Cache bei einem Lonmbard defket gemeldet wird.

 

[Arminio]

@. ut

super, danke, habe die erweiterung auf dem rechner. da mein lombard schon beim start merkt, dass der cache-speicher ein problem hat, ist es im powerlogix-profiler schon abgestellt. schade, dass man den cache-speicher nicht dauerhaft abstellen kann, dann bekäme ich nicht jeden morgen aufs brot geschmiert, dass mein rechner nicht 100% ok ist.

übrigens: es gibt da noch zwei felder "speculative access status" und "dynamic power management", die ich ein- und ausschalten kann. wozu sind diese beiden gut?

PS: was macht denn dein bekannter mit dem gleichen cache-problem? sucht der auch nach einer gebrauchten cpu?
die powerlogix g4/500 upgradekarte für ca. 580 euro finde ich für ein powerbook, das vielleicht noch 800, 900 euros wert ist, viel zu teuer.

 

[abgemeldeter Benutzer]

Original geschrieben von Arminio
übrigens: es gibt da noch zwei felder "speculative access status" und "dynamic power management", die ich ein- und ausschalten kann. wozu sind diese beiden gut?

Speculative access bestimmt, nach welcher Art der Prozessor Sprungvohersagen berechnet. Da dürfte Dir D'Espice aber mehr zu erzählen können. Mit dynamic power management wird der Prozessor herunter getaktet, wenn er nicht so stark belastet wird.

PS: was macht denn dein bekannter mit dem gleichen cache-problem? sucht der auch nach einer gebrauchten cpu?
die powerlogix g4/500 upgradekarte für ca. 580 euro finde ich für ein powerbook, das vielleicht noch 800, 900 euros wert ist, viel zu teuer. [/B]

Da bei ihm auch noch das Display defekt ist, lässt er das Ding bei Apple für die große Reparaturpauschale reparieren. Da wird für ich glaube 500EUR alles ausgetauscht, was Elektronik ist. Das PowerLogix BlueChip LS G4/500 Upgrade kostet übrigens "nur" 462EUR bei http://www.firewire-revolution.de/catalog/product_info.php/cPath/42/products_id/60 .Das ist der Anbieter, auf den die PowerLogix-Seite verweist, evtl gibt es aber auch noch einen billigeren Anbieter.

 

[mj]

Original geschrieben von ._ut
O.K. anderes Beispiel. Wenn man mit dem Kontrollfeld CPU aus den CHUD-Utilities den L2- und/oder den L3-Cache abschaltet, dann verricngert sich die Systemperformance deutlich. Meine Cube ist mit den 1MB L2-Cache ca. 20-25% schneller, als ohne. Dabei hat der Cube gerade mal ein Verhältnis von 4,5:1 zwischen Prozessortakt und Speichertakt. Bei ungünstigeren Verhältnissen dürfte der Unterschied noch größer sein. Die aktuellen PowerMacs haben einen Teiler von 7,5:1 bzw. 8,5:1. Bei meinem iBook 500 sind es mit gerade mal 256 kB L2-Cache in Prozessortakt und einem Teiler von 7,5:1 schon 25-30%.

@ Arminio
Du meist bestimmt Treiber.

 
@._ut:
Auch dafür gibt's eine Erklärung
Latenz des L2-Cache beim G3 und G4 Prozessor: zw. 12 und 6 Takten. Latenz des Arbeitsspeichers beim G3 und G4 Prozessor: ca. 45-60 Takte ja nach Bus- und Speichertakt.
Du siehst also, das Abschalten des L2-Cache bremst den Computer extrem aus, da dann nur noch der winzige L1-Cache zur Verfügung steht und für alles andere sofort auf den Arbeitsspeicher zurückgegriffen werden muss. Die hohe Latenz beim Zugriff auf den Arbeitsspeicher ist durch den Umweg beim Zugriff zu erklären. Denn im Gegensatz zum Cache erfolgt der Zugriff auf den Arbeitsspeicher nicht direkt, sondern über den Chipsatz und somit über einige Zwischenstationen.

@Arminio:
Es gibt diverse Methode und Algorithmen, um Branches (Verzweigungen, die Übersetzung "Sprungvorhersage" ist eigentlich falsch) vorauszusagen. Die meisten basieren auf diversen Wahrscheinlichkeitsrechnungen, einige auf Branchspeichern die sich bereits durchgeführte Verzweigungen merken (Ein sehr schlauer Mann hat irgendwann man gesagt: Wenn etwas öfter vorkommt so kann es sein, dass es sich nochmal wiederholt) und auch Kombinationen aus alldem. Je komplexer die Branch Prediction (Verzweigungsvorhersage) desto höher die Trefferquote jedoch dummerweise auch die Zeit um eine Verzweigung vorauszusagen.
Mit steigender Komplexität können also weniger Verzweigungen pro Sekunde berechnet werden, diese haben jedoch eine leicht höhere Trefferwahrscheinlichkeit.

Der IBM PPC970 setzt übrigens wie sein großer Bruder Power4 drei parallel laufende Branch Predictions ein, die alle drei auf unterschiedlichen Algorithmen basieren und zusammen einen Durchsatz von sechs Verzweigungsvorhersagen pro Takt erreichen können.

 

[abgemeldeter Benutzer]

Original geschrieben von D'Espice
Du siehst also, das Abschalten des L2-Cache bremst den Computer extrem aus, da dann nur noch der winzige L1-Cache zur Verfügung steht und für alles andere sofort auf den Arbeitsspeicher zurückgegriffen werden muss.

Was dann wiederum meiner ursprünglichen Aussage entgegen kommt, dass der große L2- und L3-Cache zu einem großen Teil den niedrigen Bustakt des Prozessorbusses bzw. die hohe Latenz beim Arbeitsspeicherzugriff wieder wett macht.

Denn im Gegensatz zum Cache erfolgt der Zugriff auf den Arbeitsspeicher nicht direkt, sondern über den Chipsatz und somit über einige Zwischenstationen.

Darauf wollte ich ursprünglich hinaus. Der Chipsatz verwaltet ja nicht nur die Speicherzugriffe des Prozessors, sondern auch die der andern DMA-fähigen Komponenten. Daher ist es dann nicht ganz so entscheidend, dass der Chipsatz den Speicher mit der doppelten Geschwindigkeit anspicht, wie der Prozessor den Chipsatz. Es gibt ja noch genug anderes zu zun für die Zyklen, in denen der Prozessor keine Daten liefern oder annehmen kann.

 

[x12]

MacBidouille claims that Apple has completed the new motherboards for the PPC 970, and that the new designs are longer and narrower.



MacWhispers made similar claims that new motherboard designs were complete, with assumptions that they were for upcoming PowerMacs.



hab ich grad wo aufgeschnappt.


X12